Anechoic beschleunigt Max-Cut-Versuche auf einem FPGA
Forschende der ETH Zürich und der Yonsei-Universität entwickelten ein paralleles FPGA-System für die Max-Cut-Optimierung. Für den K2000-Fall nennt die Studie eine Ziel-Erfolgswahrscheinlichkeitsschwelle von 99 % für ein Portfolio aus 12 Engines bei 0,05 ms Rundendauer.
Zeitraum der Quellenprüfung:
Veröffentlicht: · Aktualisiert:
Die Quelle nennt kein Ereignisdatum; angezeigt wird der Zeitraum der Quellenprüfung.
Anechoic setzt eine Korrektur ein, die den Rücklauf des Einflusses aus dem vorherigen Schritt verringern soll, wenn eine Ising-Maschine Spins parallel aktualisiert. Das Team implementierte den Algorithmus als handgeschriebene RTL-Engines auf einem AMD-Alveo-V80-FPGA und prüfte ihn an der vollständig verbundenen K2000-Max-Cut-Instanz mit 2.000 Knoten.
Die zwölf Engines mit 250 MHz erreichten die TTS99-Portfolioschwelle für einen Cut von mindestens 33.000 auf K2000 bei 0,05 ms Rundendauer. Die Studie schätzt diese Wahrscheinlichkeit anhand von p=0,338 aus 2.052 Einzelversuchen; 99 % ist nicht die beobachtete Erfolgsquote dieser Versuche. Der Energiebedarf wurde mit 5,4 mJ je Lösung angegeben. Die 22-nm-ASIC-Ergebnisse sind Schätzungen, keine Messungen eines gefertigten Chips.
Daten
FPGA-Max-Cut-Benchmark
Die Messungen beziehen sich auf die K2000-Instanz mit 2.000 Knoten.
| 12 | 99 | K2000; 12-Engine-Portfolio, 0,05-ms-Runde; 99-%-Zielschwelle aus 2.052 Einzelversuchen geschätzt |
Methodik
Zwölf Engines mit 250 MHz auf einem AMD-Alveo-V80-FPGA wurden in 2.052 Versuchen auf Zeit und Wahrscheinlichkeit für einen Cut von mindestens 33.000 getestet.
Aktualisiert:
Themen und Orte
Themenvorschläge
- Wissenschaft, Technik, ForschungVorgeschlagene Kennzeichnung
- Preserved editorial category/topic; broad candidate onlyarxiv.org ↗