Anechoic acelera testes Max-Cut numa FPGA
Investigadores da ETH Zurique e da Universidade Yonsei desenvolveram um sistema FPGA paralelo para otimização Max-Cut. Para o caso K2000, o artigo apresenta um limiar de probabilidade de sucesso pretendida de 99% para um portefólio de 12 motores com tempo de ronda de 0,05 ms.
Período de análise da fonte:
Publicado: · Atualizado:
A fonte não informa a data do evento; o período exibido é o da análise da fonte.
O Anechoic aplica uma correção destinada a reduzir o retorno da influência do passo anterior quando uma máquina de Ising atualiza spins em paralelo. A equipa implementou o algoritmo como motores RTL escritos manualmente numa FPGA AMD Alveo V80 e avaliou-o na instância K2000 Max-Cut, totalmente ligada e com 2.000 nós.
Os doze motores a 250 MHz atingiram o limiar TTS99 do portefólio para um corte de pelo menos 33.000 em K2000 com tempo de ronda de 0,05 ms. O artigo estima essa probabilidade a partir de p=0,338 medido em 2.052 ensaios individuais; 99% não é a taxa de sucesso observada nesses ensaios. A energia indicada foi de 5,4 mJ por solução. Os resultados ASIC de 22 nm são estimativas, não medições de um chip fabricado.
Dados
Teste Max-Cut em FPGA
As medições referem-se à instância K2000 de 2.000 nós.
| 12 | 99 | K2000; portefólio de 12 motores, ronda de 0,05 ms; limiar-alvo de 99% estimado com 2.052 ensaios individuais |
Metodologia
Doze motores a 250 MHz numa FPGA AMD Alveo V80 foram testados quanto ao tempo e à probabilidade de atingir um corte de pelo menos 33.000 em 2.052 ensaios.
Atualizado:
Temas e lugares
Sugestões de temas
- Ciência e tecnologiaAnotação sugerida
- Preserved editorial category/topic; broad candidate onlyarxiv.org ↗